======================================
射频 PCB 设计
======================================

射频 PCB 设计直接影响电路性能——良好的布局可以发挥芯片的全部潜力，
糟糕的布局可能让精心设计的电路完全失效。

叠层设计
=========

典型 4 层 RF PCB 叠层：

.. code-block::

   ┌──────────────────────────────────┐
   │ 层 1 (Top): RF 元件 + 微带线     │  ← 关键射频层
   ├──────────────────────────────────┤
   │ 层 2 (GND): 完整地平面            │  ← 参考地（无走线打断）
   ├──────────────────────────────────┤
   │ 层 3 (Power): 电源走线 + 低频信号  │
   ├──────────────────────────────────┤
   │ 层 4 (Bottom): 控制信号 + 辅助 GND│
   └──────────────────────────────────┘

.. list-table::
   :header-rows: 1

   * - 层数
     - 优点
     - 缺点
     - 适用频率
   * - 2 层
     - 成本低
     - 参考地不连续
     - < 1 GHz
   * - 4 层
     - 完整地平面
     - 成本适中
     - < 10 GHz
   * - 6~8 层
     - 多参考面、高隔离
     - 成本高
     - > 10 GHz

.. important::

   **RF 层必须紧邻完整地平面！**

   地平面提供：
   - 微带线的返回路径（信号完整性）
   - 散热路径
   - 屏蔽（隔离 RF 与其他层）

关键布线规则
==============

50 Ω 微带线设计
-----------------

.. code-block::

   对于 FR4 (ε_r ≈ 4.5, h = 0.8 mm)：

   50 Ω 微带线宽 ≈ 1.5 mm
   100 Ω 差分微带线宽/间距 ≈ 0.5 mm / 0.3 mm

   （注：精确值需用 Polar Si8000 / ADS LineCalc 计算）

通用 RF 走线规则
------------------

.. list-table::
   :header-rows: 1

   * - 规则
     - 要求
     - 说明
   * - 50 Ω 控制
     - 计算线宽
     - 所有 RF 走线均为 50 Ω 特征阻抗
   * - 避免直角
     - 45° 或圆弧
     - 直角产生电容效应和反射
   * - 最短走线
     - 尽量短
     - 减少损耗和辐射
   * - 等长
     - 差分对/阵列
     - 相位一致
   * - 回到路径连续
     - 不跨分割
     - 跨越地平面裂缝 = 严重反射
   * - 包地
     - 两侧地线
     - 隔离敏感信号
   * - 过孔避免
     - 最少化
     - 每个过孔 ≈ 0.5 nH 电感

走线拐角对比：

.. code-block::

   直角（不推荐）:         45° 角（推荐）：      圆弧（最佳）：
   ────────┐              ────────\            ────────────╮
           │                       \                       ╱
           └───────                 \───────              ╱
                                                        ────────

接地设计
=========

接地是 RF PCB 设计中最关键的环节。

过孔
------

.. code-block::

   接地过孔的要求：

   - 使用多个并联过孔降低电感
   - 过孔尽可能靠近接地焊盘

   过孔等效电感：L_via ≈ 1 nH / mm（过孔长度）

   并联 n 个过孔：L_total ≈ L_via / n

   常见的接地过孔配置：

   ○          ○   ○          ○ ○ ○
   │          │   │          │ │ │
   ○          ○   ○          ○ ○ ○
   (单个)    (双个)    (阵列)

微带接地
---------

.. code-block::

   λ/4 开路短截线接地（仅 RF 接地，DC 开路）：

   ────┬─────── RF 信号
       │
       ═══ λ/4 开路短截线 → RF 接地
       │
       GND

  此方法在特定频率提供 RF 短路，但不影响 DC 偏置。

电源去耦
==========

.. code-block::

   射频供电去耦网络：

   Vcc ──── 大电容 ──── 小电容 ──┬── RF 电路
             (10 μF)    (100 pF)  │
                                 ═══ GND

   去耦原则：
   1. 大电容（μF 级）滤除低频电源纹波
   2. 小电容（pF 级）提供 RF 低阻抗路径
   3. 电容的 SRF 需覆盖工作频率
   4. 小电容紧靠 RF 芯片电源引脚放置

   推荐去耦电容组合：
   - 10 μF (电解或钽) + 1000 pF + 100 pF + 10 pF

屏蔽与隔离
============

.. code-block::

   屏蔽罩接地设计：

   ┌──────────────────┐
   │   屏蔽罩 (金属)   │
   │  ┌────────────┐  │
   │  │ RF 电路区域 │  │
   │  └────────────┘  │
   │       │││         │  ← 屏蔽罩四周边界焊接
   └───────╨╨╨─────────┘
          过孔阵列   PCB

         GND

   - 屏蔽罩四边每隔 λ/20 至少一个接地过孔
   - 屏蔽罩高度 > 3 倍走线到地高度
   - 屏蔽罩不与内部元件短路

隔离策略
----------

.. list-table::
   :header-rows: 1

   * - 干扰类型
     - 隔离措施
     - 典型改善
   * - 空间辐射
     - 屏蔽罩
     - > 20 dB
   * - 传导干扰
     - 滤波、去耦
     - > 30 dB
   * - 共阻抗耦合
     - 独立电源平面
     - > 40 dB
   * - 近场耦合
     - 拉开距离（> 5×线宽）
     - > 15 dB

温度与工艺考虑
================

.. code-block::

   温度影响：

   介电常数随温度漂移 → 阻抗变化 → 频率偏移

   FR4: ε_r 变化约 5% / 100°C
   Rogers 4350B: ε_r 变化约 0.5% / 100°C

   → 高精度 RF 设计使用低漂移基板

   制造公差：

   - PCB 蚀刻公差：线宽 ±0.05 mm → Z0 变化约 ±2 Ω
   - 介电常数公差：FR4 ε_r ±0.5
   - 层压厚度公差：±10%

   → 关键设计留有余量，ADS 中做蒙特卡罗分析

.. tip::

   RF PCB 设计的检查清单：

   ✓ 微带线阻抗计算（50 Ω）
   ✓ 地平面完整、无分割
   ✓ RF 走线最短、45° 拐角
   ✓ 每个接地焊盘 ≥ 2 个过孔
   ✓ 去耦电容紧靠电源引脚
   ✓ 敏感区域屏蔽罩
   ✓ 数字信号远离 RF 区域
   ✓ RF 与基带分区布局